Bináris műveletek - Laptörténet

Gg630504: /* Áramkörleíró nyelven és programnyelven */

2009-08-24T22:25:17Z

Áramkörleíró nyelven és programnyelven

Gg630504: elírásjavítás

2009-08-23T21:15:39Z

elírásjavítás

HG2ECZ: elgépelés

2009-08-23T10:37:38Z

elgépelés

HG2ECZ: Kezdet

2009-08-23T10:30:11Z

Kezdet

Új lap

Az alábbiakban a bináris értékekkel történő logikai műveletekről olvashatunk és implementálási lehetőségéről akár diszkrét alkatrészekkel, akár IC-vel, akár pedig Verilog áramkörleíró nyelven és C és Python programozási nyelveken.

== Invertálás ==

=== Diszrét elemekből ===
=== Integrált áramkörrel ===
=== Áramkörleíró nyelven és programnyelven ===

{| border="1" width="100%"
! Verilog áramkörleíró !! C programnyelv !! Python programnyelv
|-
| <source lang="verilog">
module NOTgate1(A, F);
input A;
output F;
reg F;

always @ (A)
begin
F <= ~A;
end
endmodule
</source>
| <source lang="c">
int NOTgate1(int A) {
int F;
F = ~A; // tagadásra a !A is szemléletesebb.
return F;
}
</source>
| <source lang="python">
def NOTgate(A):
F = not A
return F
</source>
|}

== Logikai és ==

=== Diszrét elemekből ===
=== Integrált áramkörrel ===
=== Áramkörleíró nyelven és programnyelven ===

{| border="1" width="100%"
! Verilog áramkörleíró !! C programnyelv !! Python programnyelv
|-
| <source lang="verilog">
module AND2gate(A, B, F);
input A;
input B;
output F;
reg F;

always @ (A or B)
begin
F <= A & B;
end
endmodule
</source>
| <source lang="c">
int AND2gate(int A, int B) {
int F;
F = A & B;
return F;
}
</source>
| <source lang="python">
def AND2gate(A, B):
F = A and B
return F
</source>
|}

== Logikai vagy ==

=== Diszrét elemekből ===
=== Integrált áramkörrel ===
=== Áramkörleíró nyelven és programnyelven ===

{| border="1" width="100%"
! Verilog áramkörleíró !! C programnyelv !! Python programnyelv
|-
| <source lang="verilog">
module OR2gate(A, B, F);
input A;
input B;
output F;
reg F;

always @ (A or B)
begin
F <= A | B;
end
endmodule
</source>
| <source lang="c">
int OR2gate(int A, int B) {
int F;
F = A | B;
return F;
}
</source>
| <source lang="python">
def OR2gate(A, B):
F = A or B
return F
</source>
|}

== Kizáró vagy (XOR) ==

=== Diszrét elemekből ===
=== Integrált áramkörrel ===
=== Áramkörleíró nyelven és programnyelven ===

{| border="1" width="100%"
! Verilog áramkörleíró !! C programnyelv !! Python programnyelv
|-
| <source lang="verilog">
module XOR2gate(A, B, F);
input A;
input B;
output F;
reg F;

always @ (A or B)
begin
F <= A ^ B;
end
endmodule
</source>
| <source lang="c">
int XOR2gate(int A, int B) {
int F;
F = A ^ B;
return F;
}
</source>
| <source lang="python">
def OR2gate(A, B):
F = A xor B
return F
</source>
|}

== Összeadás ==

=== Diszrét elemekből ===
=== Integrált áramkörrel ===
=== Áramkörleíró nyelven és programnyelven ===

{| border="1" width="100%"
! Verilog áramkörleíró !! C programnyelv !! Python programnyelv
|-
| <source lang="verilog">
module XOR2gate(A, B, F);
input [7:0] A;
input [7:0] B;
output [7:0] F;
reg [7:0] F;

always @ (A or B)
begin
F <= A + B;
end
endmodule
</source>
| <source lang="c">
int XOR2gate(int A, int B) {
int F;
F = A + B;
return F;
}
</source>
| <source lang="python">
def OR2gate(A, B):
F = A + B
return F
</source>
|}

== Demultiplexer (decoder) ==

=== Diszrét elemekből ===
=== Integrált áramkörrel ===
=== Áramkörleíró nyelven és programnyelven ===

{| border="1" width="100%"
! Verilog áramkörleíró !! C programnyelv !! Python programnyelv
|-
| <source lang="verilog">
module Decoder(A, B, D);
input A, B;
output [3:0] D;
reg [3:0] D;

always @ (A or B)
begin
if( A == 0 && B == 0 )
D <= 4'b0001;
else if ( A == 0 && B == 1 )
D <= 4'b0010;
else if ( A == 1 && B == 0 )
D <= 4'b0100;
else
D <= 4'b1000;
end
endmodule
</source>
| <source lang="c">
int Decoder(int A, int B) {
int D;
if ( A == 0 && B == 0 ) D = 1;
else if ( A == 0 && B == 1 ) D = 2;
else if ( A == 1 && B == 0 ) D = 4;
else if ( A == 1 && B == 1 ) D = 8;
return D;
}
</source>
| <source lang="python">
def Decoder(A, B):
if A == 0 and B == 0: D = 1;
elif A == 0 and B == 1: D = 2;
elif A == 1 and B == 0: D = 4;
elif A == 1 and B == 1: D = 8;
return D;
</source>
|}

== Folyt. köv. ==

@@ 154. sor: / 154. sor: @@
 |-
 | <source lang="verilog">
-module XOR2gate(A, B, F);
+module ADD2gate(A, B, F);
     input [7:0] A;
     input [7:0] B;
@@ 167. sor: / 167. sor: @@
 </source>
 | <source lang="c">
-int XOR2gate(int A, int B) {
+int ADD2gate(int A, int B) {
     int F;
     F = A + B;
@@ 174. sor: / 174. sor: @@
 </source>
 | <source lang="python">
-def OR2gate(A, B):
+def ADD2gate(A, B):
      F = A + B
      return F

@@ 3. sor: / 3. sor: @@
 == Invertálás ==
-=== Diszrét elemekből ===
+=== Diszkrét elemekből ===
 === Integrált áramkörrel ===
 === Áramkörleíró nyelven és programnyelven ===
@@ 38. sor: / 38. sor: @@
 == Logikai és ==
-=== Diszrét elemekből ===
+=== Diszkrét elemekből ===
 === Integrált áramkörrel ===
 === Áramkörleíró nyelven és programnyelven ===
@@ 74. sor: / 74. sor: @@
 == Logikai vagy ==
-=== Diszrét elemekből ===
+=== Diszkrét elemekből ===
 === Integrált áramkörrel ===
 === Áramkörleíró nyelven és programnyelven ===
@@ 110. sor: / 110. sor: @@
 == Kizáró vagy (XOR) ==
-=== Diszrét elemekből ===
+=== Diszkrét elemekből ===
 === Integrált áramkörrel ===
 === Áramkörleíró nyelven és programnyelven ===
@@ 146. sor: / 146. sor: @@
 == Összeadás ==
-=== Diszrét elemekből ===
+=== Diszkrét elemekből ===
 === Integrált áramkörrel ===
 === Áramkörleíró nyelven és programnyelven ===
@@ 182. sor: / 182. sor: @@
 == Demultiplexer (decoder) ==
-=== Diszrét elemekből ===
+=== Diszkrét elemekből ===
 === Integrált áramkörrel ===
 === Áramkörleíró nyelven és programnyelven ===

@@ 25. sor: / 25. sor: @@
 int NOTgate1(int A) {
     int F;
-    F = ~A; // tagadásra a !A is szemléletesebb.
+    F = ~A; // tagadásra a !A szemléletesebb.
     return F;
+}